No flip-flop T, 'T' define o termo 'Toggle'. Em Chinelo SR , fornecemos apenas uma única entrada chamada entrada 'Toggle' ou 'Trigger' para evitar uma ocorrência de estado intermediário. Agora, este flip-flop funciona como uma chave seletora. O próximo estado de saída é alterado com o complemento do estado atual de saída. Este processo é conhecido como 'Toggle''.
Podemos construir o 'T Flip Flop' fazendo alterações no 'JK Flip Flop'. O 'T Flip Flop' possui apenas uma entrada, que é construída conectando a entrada do Flip-flop JK . Esta única entrada é chamada T. Em palavras simples, podemos construir o 'T Flip Flop' convertendo um 'JK Flip Flop'. Às vezes, o 'T Flip Flop' é referido como 'JK Flip Flop' de entrada única.
O diagrama de blocos do 'T-Flip Flop' é fornecido onde T define a 'entrada de alternância' e CLK define a entrada do sinal de clock.
Circuito Flip Flop T
Existem os dois métodos a seguir que são usados para formar o 'T Flip Flop':
- Conectando o feedback de saída à entrada em 'SR Flips Flop'.
- Passamos a saída que obtemos após realizar a operação XOR de T e QANTERIORsaída como a entrada D no D Flip Flop.
Construção
O 'T Flip Flop' é projetado passando a saída da porta AND como entrada para a porta NOR do 'SR Flip Flop'. As entradas das portas 'AND', o estado de saída atual Q e seu complemento Q' são enviados de volta para cada porta AND. A entrada de alternância é passada para as portas AND como entrada. Essas portas estão conectadas ao sinal Clock (CLK). No 'T Flip Flop', um trem de pulsos de gatilhos estreitos é passado como entrada de alternância, o que altera o estado de saída do flip-flop. O diagrama de circuito do 'T Flip Flop' usando 'SR Flip Flop' é fornecido abaixo:
O 'T Flip Flop' é formado usando o 'D Flip Flop'. No flip-flop D, a saída após realizar a operação XOR da entrada T com a saída 'QANTERIOR'é passado como a entrada D. O circuito lógico do 'T-Flip Flop' usando o 'D Flip Flop' é fornecido abaixo:
A construção mais simples de um D Flip Flop é com JK Flip Flop. Ambas as entradas do 'JK Flip Flop' são conectadas como uma única entrada T. Abaixo está o circuito lógico do T Flip Flop' que é formado a partir do 'JK Flip Flop':
Tabela verdade do flip-flop T
A porta NAND superior é habilitada e a porta NAND inferior é desabilitada quando a saída Q To é definida como 0. Se o flip-flop estiver em 'estado definido (Q = 1)', o gatilho passa pela entrada S no flip-flop.
A porta NAND superior é desabilitada e a porta NAND inferior é habilitada quando a saída Q é definida como 1. O gatilho passa a entrada R no flip-flop para colocar o flip-flop no estado de reinicialização (Q = 0).
Operações do T-Flip Flop
O próximo estado do flip-flop T é semelhante ao estado atual quando a entrada T é definida como falsa ou 0.
- Se a entrada de alternância estiver definida como 0 e o estado atual também for 0, o próximo estado será 0.
- Se a entrada de alternância estiver definida como 0 e o estado atual for 1, o próximo estado será 1.
O próximo estado do flip-flop é oposto ao estado atual quando a entrada de alternância é definida como 1.
- Se a entrada de alternância estiver definida como 1 e o estado atual for 0, o próximo estado será 1.
- Se a entrada de alternância estiver definida como 1 e o estado atual for 1, o próximo estado será 0.
O 'T Flip Flop' é alternado quando as entradas definidas e redefinidas são alteradas alternativamente pelo gatilho de entrada. O 'T Flip Flop' requer dois gatilhos para completar um ciclo completo da forma de onda de saída. A frequência de saída produzida pelo 'T Flip Flop' é metade da frequência de entrada. O 'T Flip Flop' funciona como o 'Circuito Divisor de Frequência'.
No 'T Flip Flop', o estado em um pulso de disparo aplicado é definido apenas quando o estado anterior é definido. É a principal desvantagem do 'T Flip Flop'.
O 'T flip flop' pode ser projetado a partir de 'JK Flip Flop', 'SR Flip Flop' e 'D Flip Flop' porque o 'T Flip Flop' não está disponível como ICs. O diagrama de blocos de 'T Flip Flop' usando 'JK Flip Flop' é fornecido abaixo:
